机读格式显示(MARC)

• 000 01288nam 2200325 450

• 001 0000099834

• 005 20230607161100.0

• 010 __ |a 978-7-121-34919-5 |d CNY99.00

• 100 __ |a 20180910d2018 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Prime的FPGA/CPLD数字系统设计实例 |A ji yu Quartus Primede FPGA/CPLDshu zi xi tong she ji shi li |f 周润景, 南志贤, 张玉光编著

• 205 __ |a 第4版

• 210 __ |a 北京 |c 电子工业出版社 |d 2018.08

• 215 __ |a 468页 |c 图 |d 26cm

• 225 2_ |a EDA应用技术 |A EDA ying yong ji shu

• 320 __ |a 有书目

• 330 __ |a 本书以Altera公司全新推出的Quartus Prime16.1为设计平台, 结合大量的实例来介绍基于FPGA/CPLD数字系统的设计方法。书中的例子包含了简单的数字逻辑电路实例、数字系统设计实例及复杂的数字控制系统设计实例, 由浅入深地介绍了采用Quartus Prime16.1进行数字系统开发的设计流程、设计思想和设计技巧。

• 410 _0 |1 2001 |a EDA应用技术

• 606 0_ |a 可编程序逻辑阵列 |A ke bian cheng xu luo ji zhen lie |x 系统设计

• 610 0_ |a FPGA |A FPGA |a CPLD

• 690 __ |a TP332.1 |v 5

• 690 __ |a TP303 |v 4

• 701 _0 |a 周润景 |A zhou run jing |4 编著

• 701 _0 |a 南志贤 |A nan zhi xian |4 编著

• 701 _0 |a 张玉光 |A zhang yu guang |4 编著

• 801 _0 |a CN |b 人天书店 |c 20180910

• 905 __ |a CZGZ |d TP303/19